패러데이, 14나노 반도체 설계 IP 공개…AI 영상·스마트 센싱 기술 강화

대만 반도체 설계 전문기업 패러데이 테크놀로지(Faraday Technology Corporation)가 인공지능(AI) 영상 처리와 스마트 센싱 시스템에 활용할 수 있는 새로운 반도체 설계자산(IP)을 선보였다. 고속 데이터 전송과 저전력 작동을 지원하면서 칩 면적을 줄인 것이 특징이다.

패러데이는 13일 대만 반도체 위탁생산기업 UMC의 14나노미터(nm) FinFET 공정을 기반으로 개발한 'MIPI C/D Combo PHY IP'의 실리콘 검증을 완료하고 공급에 나선다고 밝혔다.

이번에 공개한 IP는 카메라와 이미지 센서에서 생성되는 대용량 데이터를 반도체 내부로 빠르게 전달하는 인터페이스 기술이다. 비전 AI, 머신비전, 스마트 이미징 등 고성능 영상 처리와 실시간 데이터 분석이 필요한 시스템온칩(SoC)에 적용할 수 있다.

특히 하나의 설계에서 두 가지 데이터 전송 규격을 지원하도록 구성해 반도체 설계의 효율성을 높였다.

MIPI C-PHY v2.0 규격에서는 트리오(trio)당 최대 3.0Gsps, D-PHY v2.5 규격에서는 레인(lane)당 최대 4.5Gbps의 전송 성능을 지원한다. 시스템에 필요한 데이터 처리량에 따라 구성을 확장할 수 있도록 설계됐다.

두 규격이 핀과 디지털 로직, 입출력 버퍼, 위상고정루프(PLL), 보정 회로 등을 공유하는 통합 아키텍처를 적용한 것도 특징이다. 패러데이에 따르면 이러한 설계를 통해 IP가 차지하는 반도체 칩 면적을 30% 이상 줄였으며, 인쇄회로기판(PCB)의 배선과 보드 설계도 간소화할 수 있다.

전력 효율을 높이기 위한 기능도 포함됐다. 고성능 영상 전송에는 C-PHY를 활용하고, 저전력 또는 대기 상태에서는 D-PHY를 활용할 수 있도록 해 시스템의 작동 조건에 따른 최적화를 지원한다.

또한 D-PHY 수신기에 고속 디스큐(de-skew) 보정 기능을 적용해 고대역폭 데이터 수신 과정에서 발생할 수 있는 신호 간 시간 차이를 조정하고 전송 안정성을 높이도록 했다.

두 프로토콜을 모두 지원하는 내장형 자체 테스트(BIST) 기능도 탑재했다. 이를 통해 반도체 양산 과정에서 필요한 테스트 절차를 간소화하고 관련 비용을 줄일 수 있다는 설명이다. 데이터 전송량이 적은 상황에서 전력 소비를 추가로 낮출 수 있는 ALP(Alternate Low Power) 모드도 지원한다.

이 같은 기술은 카메라와 센서에서 수집한 정보를 실시간으로 분석해야 하는 엣지 AI와 자동차용 스마트 센싱 시스템 등에서 활용될 수 있다. 영상 데이터 처리 성능뿐 아니라 반도체 면적과 전력 소비를 함께 고려해야 하는 응용 분야를 겨냥한 것이다.

패러데이 최고운영책임자(COO) 플래시 린(Flash Lin)은 "엣지 AI와 자동차 스마트 센싱 기술의 발전으로 고성능·고효율 영상 연결 기술에 대한 수요가 증가하고 있다"며 "실리콘 검증을 완료한 MIPI C/D Combo PHY IP가 차세대 센싱 솔루션에 높은 유연성과 효율성을 제공할 것"이라고 말했다.

이어 UMC 기반 IP 포트폴리오와 Arm 기반 SoC 통합 기술, 주문형 반도체(ASIC) 설계 전문성을 활용해 고객사의 시스템 개발과 테스트 부담을 줄이고 제품 출시 기간을 단축할 수 있도록 지원하겠다고 밝혔다.

패러데이는 현재 첨단 반도체 패키징과 Arm 프로세서 기반 설계, FPGA의 ASIC 전환, 반도체 설계 구현 서비스 등을 제공하고 있다. 이번 IP 공급을 통해 AI 영상 처리와 지능형 센싱 분야에서 반도체 설계 솔루션의 적용 범위를 확대한다는 계획이다.